Архитектура RISC-V открывает двери для 48-битных вычислений

Поставщики микросхем, поддерживающие RISC-V, проявляют растущий интерес к внедрению 48-битных вычислений в специализированных чипах для удовлетворения их конкретных требований.

48-битные длинные инструкции представляют собой нечто среднее между 32-битными и 64-битными, которые до сих пор в основном были в центре внимания чипов и наборов инструкций.

«RISC-V сейчас не использует 48-битные инструкции. Но есть некоторые участники, которые выполняют 48-битные пользовательские инструкции… и это в основном управляется непосредственными значениями», сказал главный технический директор RISC-V International Марк Химельштейн.

RISC-V – это архитектура набора инструкций с открытым исходным кодом, которую компании могут бесплатно лицензировать, а затем изменять в соответствии со своими потребностями.

Конструкция RISC-V является модульной, что означает, что компании могут добавлять или удалять модули в зависимости от своих требований. Набор инструкций – это общая ткань, на которой могут быть связаны вычислительные ядра, которые могут использоваться для графики, искусственного интеллекта, векторной криптографии и т. д.

Компания SiFive разработала собственный процессор RISC-V под названием P650, который она сравнила с чипом Arm Cortex-77. Intel также работает с Barcelona Supercomputing Center над созданием высокопроизводительного чипа RISC-V и инвестирует миллиарды долларов в производство чипов на основе всех основных архитектур, включая RISC-V.

Архитектура RISC-V популярна в контроллерах и встроенных приложениях, которые в основном являются 16- и 32-битными. Химельштейн сказал, что 48-битные инструкции могут набирать обороты во встроенных вычислениях. Он отметил также разговоры о 128-битных инструкциях в сообществе RISC-V.

Компаниям приходилось полагаться на получение наборов инструкций от крупных поставщиков каждые несколько лет, и им требовалось либо много денег, либо влияние, чтобы получить специализированные чипы. По словам Химельштейна, RISC-V снижает эту зависимость и предоставляет бесплатную платформу, позволяющую компаниям создавать чипы для удовлетворения собственных вычислительных потребностей.

«Когда вы хотите добавить какое-то большое простое число или что-то в регистр, это сложнее, потому что у вас закончились биты и места для их размещения. Люди, которые делают 48-битные инструкции, имеют очень большое непосредственное поле. Причина, по которой они хотят это сделать, заключается в том, что их единственный другой выбор – загрузить это значение из памяти в регистр, а затем добавить его. Если у них это есть как часть потока инструкций, им не нужно этого делать. И в определенных рабочих нагрузках это преимущество», сказал Химельштейн.

По словам экспертов по чипам, основное внимание в 48-разрядных инструкциях уделяется переходу от 32-разрядных инструкций, но не к 64-разрядным.

Переход к 48-битным инструкциям имел бы смысл, если бы кому-то требовалось больше места для кодирования, и добавление новых инструкций может быть полезным, считает Дэвид Кантер, аналитик Real World Technologies.

Основным преимуществом RISC-V являются пользовательские инструкции.

«Я предполагаю, что сообществу просто не хватает места, и ему нужно больше», сказал Кантер.

48-битные инструкции нестандартны, и они имеют формат кода операции, который имеет большое непосредственное значение.

«Точно так же, как сегодня мы разрешаем смешивание 16-битных и 32-битных инструкций, они позволяют смешивать 16-битные, 32-битные и 48-битные инструкции. Это обычный поток инструкций», сказал Химельштейн.

RISC-V пытается создать простую и элегантную модульную конструкцию, а также уменьшить фрагментацию. Цель состоит в том, чтобы не повторять ошибок прошлого.

«MIPS начинался как простой и элегантный, а стал довольно сложным. У вас было много различных функций в различных чипах, которые люди опробовали на протяжении многих лет, которые они считали хорошими или плохими, но они ушли на второй план», сказал Химельштейн.

По словам Химельштейна, RISC-V сводится к стандартному набору регистров, который прост и однообразен. Он добавил: «мы как бы стоим на плечах гигантов и учимся на их уроках».

Химельштейн не был уверен в приложениях, которые члены RISC-V будут использовать для 48-битных инструкций. Кевин Крюэлл, аналитик Tirias Research, тоже не был уверен, но сказал, что это может работать для хранения.

«Некоторым рабочим нагрузкам требуется более 32 бит, но они не хотят использовать математику с плавающей запятой из-за дополнительной мощности и кремния. Другая причина может заключаться в том, что для хранения чрезвычайно больших данных требуется очень большое адресное пространство», сказал Крюэлл.

Кто-то должен захотеть управлять памятью в программном обеспечении, сказал Крюэлл, добавив, что «процессоры приложений имеют выделенный аппаратный блок управления памятью (MMU) для управления страницами памяти. Наличие 48-битного пути данных позволит программному обеспечению управлять большими массивами памяти без MMU».

Сообщество уже OpenJDK работает над Java портом Risc-V. Он создается в рамках проекта RISC-V для Linux/RISC-V, сообщает компания Bellsoft – разработчик прогрессивной среды исполнения Java AxiomJDK.