Advanced BIOS Setting Расширенные настройки BIOS Options Опция Purpose Назначение Value Значение Location Размещение Auto Configuration Включение и выключение автонастройки временных параметров памяти. Большинство плат известных производителей сами не плохо настраивают в режиме "Авто". При выключенной опции возможна настройка вручную. Enabled Disabled   DRAM Timing Настройка временной характеристики записи/чтения памяти. Чем меньше цифра, тем быстрее идет обмен с памятью. Эту характеристику можно прочитать на самих микросхемах памяти (Например: -6 или -60 это 60ns) AUTO 70ns 60ns 50ns   L1 / L2 Cache Update Mode WriteBack В схеме обновления с обратной записью используется бит "изменения" в поле тэга. Этот бит устанавливается, если блок был обновлен новыми данными и является более поздним, чем его оригинальная копия в основной памяти. Перед тем как записать блок из основной памяти в кэш-память, контроллер проверяет состояние этого бита. Если он установлен, то контроллер переписывает данный блок в основную память перед загрузкой новых данных в кэш-память. Обратная запись быстрее сквозной, так как обычно число случаев, когда блок изменяется и должен быть переписан в основную память, меньше числа случаев, когда эти блоки считываются и перезаписываются. Однако обратная запись имеет несколько недостатков. Во-первых, все измененные блоки должны быть переписаны в основную память перед тем, как другое устройство сможет получить к ним доступ. Во-вторых, в случае катастрофического отказа, например, отключения питания, когда содержимое кэш-памяти теряется, но содержимое основной памяти сохраняется, нельзя определить, какие места в основной памяти содержат устаревшие данные. Hаконец, контроллер кэш-памяти для обратной записи содержит больше (и более сложных) логических микросхем, чем контроллер для сквозной записи. Hапример, когда система с обратной записью осуществляет запись измененного блока в память, то она формирует адрес записи из тэга и выполняет цикл обратной записи точно так же, как и вновь запрашиваемый доступ. WriteTrhu Сквозная запись. При обновлении кэш-памяти методом сквозной записи контроллер кэш-памяти одновременно обновляет содержимое основной памяти. Иначе говоря, основная память отражает текущее содержимое кэш-памяти. Быстрое обновление позволяет перезаписывать любой блок в кэш-памяти в любое время без потери данных. Система со сквозной записью проста, но время, требуемое для записи в основную память, снижает производительность и увеличивает количество обращений по шине (что особенно заметно с мультизадачной системе). Буферизованная сквозная запись. С схеме обновления с буферизованной сквозной записью любая запись в основною память буферизуется, то есть информация задер живается в кэш-памяти перед записью в основную память (схемы кэш-памяти управляют доступом к основной памяти асинхронно по отношению к работе процессора). Затем процессор начинает новый цикл до завершения цикла записи в основную память. Если за записью следует чтение, то это кэш-попадание, так как чтение может быть выполнено в то время, когда контроллер кэш-памяти занят обновлением основной памяти. Эта буферизация позволяет избежать снижения производительности, характерного для системы со сквозной записью. У этого метода есть один существенный недостаток. Так как обычно буферизуется только одиночная запись, то две последовательные записи в основную память требуют цикла ожидания процессора. Кроме этого, запись с пропущенным последующим чтением также требует ожидания процессора. Состояние ожидания - это внутреннее состояние, в которое входит процессор при отсутствии синхронизирующих сигналов. Состояние ожидания используется для синхронизации процессора с медленной памятью. WriteBack WriteThru   L2 (WB) Tag Bit Length Эта опция используется для установки кэш-памяти в WriteBack моду. При выборе 7bit - WriteBack, при 8bit - WriteTrhu. Эта опция присутствует в BIOS если нет преддыдущей опции и выполняет то-же самое. Так-же иногда пишется как 7+1 или 8+0. Тоесть работа кэша выравненого на байт. 7 bit 8 bit   DRAM RAS# Precharge Time Имеет смысл только на старых 486 и ниже. В современных машинах этой настройкой управляет само CPU. DRAM RAS# - линия данных памяти, сигнал выбора строки (Row Access Strobe). Изменяя этот параметр - можно изменить время занятости процессора на выполнение математических операций. Чем ниже значение - тем выше производителность. Изменяя это значение в современных компьютерах вы ничего не получите, но возможны и проблемы если у Вас одновременно стоят разные типы памяти. Рекомендованное значение - AUTO или по умолчанию.     Turbo Read Leadoff (TRL) (???) При включении данной опции производится обход первого входного регистра конвеера данных памяти, в результате в 1 HCLK происходит синхронизация. TRL может устанавливатся только при включенном кэш. Если ERRCMD[1:0] не 00 - данная опция не устанавливается. При шине 50/60MHz возможна установка как Speculative Leadoff так и Turbo Read Leadoff. При шине 66MHz только Speculative Leadoff     Fast RAS to CAS Delay Суммарное количество циклов которое будет принято за сигнал доступа к столбцу (CAS), следующий за сигналами доступа к строке (RAS). Чем меньше значение тем быстрее. Значение зависит от качества и типа памяти. После установки значение необходимо тестирование подсистемы памяти.     DRAM Read Burst (EDO/FP) Большинство обращений к памяти происходит типа Burst. Это связано с кэшированием чтения памяти. Так-как читается не один байт(слово, длинное слово) а сразу 4 или 8 последовательных длинных слов(DWORD) в строке. Это ускоряет чтение так как адрес передается один раз и дальше данные последовательно читаются из одной строки. В циклах чтения это выглядит как: x-y-y-y для Normal Burst, или как: x-y-y-y-z-y-y-y для Back-to-Back Burst. Для памяти с конвеерной организацией это выглядит как: 3-1-1-1 или 3-1-1-1-1-1-1-1. Если в кэш-памяти процессора эти величины не регулируются, то при работе с памятью это возможно изменять. Чем меньше эти величины, тем быстрее чтение из памяти. Для EDO значения ниже, чем для FPRAM. Рекомендации Intel Чипсет FPRAM EDO SDRAM 430FX 7-3-3-3 7-2-2-2   430VX 6-3-3-3 6-2-2-2 7-1-1-1 430HX 5-3-3-3 5-2-2-2   430TX 5-3-3-3 5-2-2-2 5-1-1-1 440BX     x-1-1-1 440EX     x-1-1-1 440GX     x-1-1-1     DRAM R/W Leadoff Timing Это значение "x" из вышеуказанного примера. Чем ниже значение тем быстрее работа с памятью.     DRAM Write Burst Timing Тип записи в память. Аналогично чтению из памяти. Чем меньше значение - тем выше производителность.     Turbo Read Pipelining (???)     Speculative Lead Off Подача сигнала упреждающего чтения, до полного декодирования адреса. Уменьшает общее время чтения из памяти. Основанно на использовании возможностей кэширования памяти. Доступно с чипсетов 430HX и выше. Включение этой опции ускоряет чтение из памяти. Enabled Disabled   Fast MA to RAS# Delay CLK Величина задержки между концом цикла чтения строки (RAS) и активизации адресной шины памяти. 1 CCLK 2 CCLK   Fast EDO Path Select Выбор укороченного маршрута чтения CPU из EDO памяти для упреждающих циклов. Уменьшает время ожидания для операции чтение. В положение выключенно, если установленны быстрые циклы чтения. Enabled Disabled   Refresh RAS# Assertion Количество циклов чтения строки (RAS) для выдачи сигнала обновления динамического ОЗУ (Refresh). По умолчанию: 5 1-10   ISA Bus Clock Стандартная частота шины ISA: 8,3 MHz. В некоторых реализациях через BIOS возможно изменение частоты шины через изменение коофициента делителя системной шины. Например системная шина работатет на частоте 33MHz, тогда при установке делителя 1/3 - частота на ISA будет 11MHz. Это ускоряет работу многих ISA устройств, но с другой стороны они могут вообще не заработать или работать с ошибками. 1/2 1/3 1/4   System BIOS Cacheable При включенном положении кэшируется не только основная память, но и область BIOS Enabled Disabled   Video BIOS Cacheable При включенном положении кэшируется не только основная память, но и область Video BIOS Enabled Disabled   8 Bit I/O Recovery Time & 16 Bit I/O Recovery Time Значения в циклах таймера на задержку между двумя командами при доступе к портам I/O. Чем ниже значение, тем быстрее идет доступ к портам ввода-вывода.     Peer Concurrency & Chipset NA# Asserted Параллельная обработка на шине PCI. Ускоряет работу PCI устройств, но возможно найдутся устройства которые не смогут работать при этой опции. Оптимальное значение: Enabled. Если эта опция включена то CPU может выполнять циклы DRAM/L2, когда non-PHLD ведущие PCI устройства исполняют неблокирующие циклы между другими равными PCI-устройствами. CPU-to-PCI циклы являются блокирующими (BRDY# остановлен) и выводятся на шину с определенной последовательностью. Если эта опция отключена то CPU будет блокирован на время обмен по шине PCI. Enabled Disabled   Опции кэширования 1MB Cache memory (???) Enabled Disabled   Alt Bit in Tag RAM Определяет способ сохранения информации в кэш-памяти второго уровня (L2). 7+1 - определяет WriteBack способ. 7+1 bits 8+0 bits   Block-1 Memory Cacheable Выбирается Yes - если надо кэшировать Local Memory Access Block-1 Yes No   Burst Copy-Back Option Enabled - при чтении процессором памяти в кэш, если произошел промах, то чипсет инициализирует повторное чтенние (в Burst режиме) Enabled Disabled   Burst SRAM Burst Cycle Определяет режим чтения и записи кэш-памяти второго уровня (L2) в Burst режиме. Чем ниже значение, тем выше производительность. 4-1-1-1 3-1-1-1   Burst Write Enabled - Процессор пишет в кэш-память второго уровня (L2) в режиме Burst Enabled Disabled   CPU Cycle Cache Hit WS Normal - использовать обычный рефреш для обновления кэш-памяти второго уровня (L2) Normal Fast   CPU Write Back Cache Enabled: Для внутреннего кэша (L1) используется метод WriteBack. Disabled: Для внутреннего кэша (L1) используется метод WriteThrough. Enabled Disabled   C000 Cacheable Кэширование области C000-C7FF (Области видеобиоса). Enabled Disabled   C000 Shadow Cacheable Кэширование области C000-C7FF (Области видеобиоса). Enabled Disabled   Cacheable Range Устанавливает область кэширования для system-BIOS или BIOS дополнительных устройств 0..8MB 0..128MB   Cache Burst Read Процессор читает из кэш-памяти второго уровня (L2) в режиме Burst за один (1T) или два цикла (2T) 1T 2T   Cache Burst Read Cycle Процессор читает из кэш-памяти второго уровня (L2) в режиме Burst за один (1CCLK) или два цикла (2CCLK) 1CCLK 2 CCLK   Cache Early Rising Enabled: Использование метода записи в кэш второго уровня ( L2) по срезу усиленого импульса. Повышает производительность. Disabled: Используется нормальный метод записи. Enabled Disabled   Cache Read Timing / Cache Read Wait States Задержка на чтения кэш-памяти второго уровня (L2) в wait-states 0WS 1WS   Cache Tag Hit Wait States Установка количество wait-states для чтения кэш-памяти второго уровня (L2) 0WS 1WS   Cache Timing Control Установка скорости чтения/записи кэш-памяти второго уровня (L2) Fast Medium Normal Turbo   Cache Update Policy Установка метода кэширования кэш-памяти второго уровня (L2) WriteBack WriteTrhu   Cache Update Scheme Установка метода кэширования кэш-памяти второго уровня (L2) WriteBack WriteTrhu   Cache Scheme Установка метода кэширования кэш-памяти второго уровня (L2). W/B with dirty - используется метод WriteBack c с разделением tag-битов и dirty-битов. WriteBack WriteTrhu W/B with dirty   Cache Write Policy Установка метода кэширования кэш-памяти второго уровня (L2) WriteBack WriteTrhu   Cache Write Cycle Установка количества циклов процессорного времени для записи в кэш-память второго уровня (L2). Чем меньше значение - тем выше производительность. 2T 3T   Cache Write Timing Установка скорости записи в кэш-память второго уровня (L2) 0WS 1WS   Cache Write Wait States Установка количество wait-states для записи в кэш-память второго уровня (L2) 0WS 1WS   Combine Alter & Tag Bits   Combine Separate   Dirty pin selection   I/O IN   System type UP: однопроцессорная система DP: двухпроцессорная система UP DP   Назад в раздел